Universidade Estadual de Londrina

REVISÃO BIBLIOGRÁFICA SOBRE PLATAFORMAS ABERTAS DE AQUISIÇÃO DE DADOS E SISTEMAS EMBARCADOS PARA APLICAÇÕES EM TEMPO REAL

PROJETO PROPG/UEL Nº 14615 - APRIMORAMENTO DE SISTEMAS DE GERAÇÃO DE CAMPOS MAGNÉTICOS COM SIMULAÇÕES HIL E SISTEMAS DAQ PARA APLICAÇÕES AEROESPACIAIS

ESTUDANTE: PEDRO DE AVANCE MONTEIRO (202300790389)
ORIENTADOR: PROF. DR. DANIEL STRUFALDI BATISTA (0409343)

LONDRINA
2026

Revisão bibliográfica sobre plataformas abertas de aquisição de dados e sistemas embarcados para aplicações em tempo real

RESUMO

Esta revisão bibliográfica reúne os fundamentos necessários ao desenvolvimento de uma plataforma de aquisição de dados baseada em microcontroladores STM32, com arquitetura modular, hardware e software abertos e foco em baixo custo, destinada à instrumentação e à interface com simulações Hardware-in-the-Loop (HIL). São discutidos representação de sinais, conversão analógico-digital e digital-analógica, condicionamento, proteção elétrica, periféricos embarcados e protocolos de comunicação. O levantamento também aborda plataformas abertas de aquisição, equipamentos comerciais da National Instruments e requisitos de execução em tempo real, com ênfase na sincronização, na integridade dos dados e na latência da interação entre modelo computacional e hardware real. A comparação entre o USB-6001 e uma configuração CompactDAQ relaciona integração, expansão e limites de operação aos objetivos do projeto. A análise orienta a definição de requisitos e a futura caracterização experimental da plataforma, sem antecipar resultados de desempenho ainda não medidos.

Palavras-chave: Aquisição de dados; Hardware-in-the-Loop; STM32; Sistemas embarcados; Tempo real.

SUMÁRIO

1 Sinais e dados **5**

1.1 Sinal analógico e sinal digital . . . 5
1.2 O processo de conversão analógico-digital . . . 5
1.3 Teorema da amostragem de Nyquist–Shannon . . . 6
1.4 Resolução do conversor, LSB e erro de quantização . . . 6
1.5 Exemplo numérico de um quantizador de 4 bits . . . 7
1.6 Erros e não idealidades do ADC . . . 8
1.7 Arquiteturas de ADC . . . 9
1.8 Conversor digital-analógico (DAC) . . . 9
1.9 Condicionamento de sinal e filtro anti-aliasing . . . 9
1.10 Proteção contra transientes e descarga eletrostática . . . 10
1.11 Acesso direto à memória (DMA) . . . 10
1.12 Transdutores e sensores . . . 10

2 Microcontroladores ARM (STM32) **11**

2.1 Arquitetura Arm Cortex-M . . . 11
2.2 Organização dos periféricos . . . 11
2.3 GPIO: entradas, saídas e resistores de polarização . . . 12
2.4 Temporizadores, captura de entrada, PWM e encoder . . . 13
2.5 Ferramentas de desenvolvimento . . . 14

3 Comunicação: protocolos e USB **14**

3.1 Comunicação UART e USART . . . 14
3.2 Comunicação SPI . . . 14
3.3 Comunicação I^2C . . . 15
3.4 Comunicação CAN . . . 16
3.5 Arquitetura e enumeração USB . . . 16
3.6 USB CDC-ACM e porta serial virtual . . . 16

4 Simulação Hardware-in-the-Loop (HIL) **17**

4.1 Simulação em tempo real . . . 17
4.2 Arquitetura de uma simulação HIL . . . 17
4.3 Modalidades de HIL e aplicação ao laboratório . . . 18

5 Conceitos de aquisição de dados **18**

5.1 Organização de um sistema de aquisição . . . 18
5.2 Entradas analógicas e condicionamento . . . 19
5.3 Aquisição de múltiplos canais e sincronização . . . 19
5.4 Resolução e qualidade da medição . . . 20
5.5 Vazão, armazenamento temporário e integridade . . . 21
5.6 Plataformas comerciais de referência: National Instruments . . . 21
5.6.1 Equipamento integrado: USB-6001 . . . 22
5.6.2 Arquitetura modular: cDAQ-9174 e módulos C Series . . . 22

5.6.3 Condicionamento, calibração e integração de software 23
5.6.4 Implicações para uma plataforma modular, aberta e de baixo custo 23

6 Plataformas abertas de aquisição de dados 24
6.1 Abertura, documentação e possibilidade de reprodução 24
6.2 Trabalhos relacionados 24
6.3 Comparação e implicações para a proposta 26

7 Sistemas embarcados para aplicação em tempo real 27
7.1 Requisitos temporais 27
7.2 Temporização por hardware e transferência de dados 27
7.3 Organização do firmware e sistemas operacionais 28
7.4 Comunicação e orçamento temporal do HIL 28
7.5 Estado das saídas e tratamento de falhas 29
7.6 Verificação experimental 29

1 SINAIS E DADOS

Um sistema de aquisição de dados (DAQ, do inglês *Data Acquisition*) estabelece a interface entre sinais de um experimento e os recursos de processamento e registro. Seu desenvolvimento envolve sensores, condicionamento, conversores, microcontrolador, comunicação e software. Quando também dispõe de saídas, a plataforma pode gerar estímulos e sinais de controle. A compreensão da representação dos sinais permite relacionar esses elementos aos requisitos de medição e de interação com o sistema físico.

1.1 SINAL ANALÓGICO E SINAL DIGITAL

Um sinal analógico representa uma informação por meio de uma grandeza que pode assumir valores em uma faixa contínua, como a tensão produzida por um sensor. A representação digital emprega um conjunto discreto de valores, usualmente codificados em palavras binárias. A discretização do tempo, realizada pela amostragem, deve ser distinguida da discretização da amplitude, realizada pela quantização. Um sinal amostrado pode ter amplitude contínua antes da quantização.

Um sinal digital não precisa resultar da conversão de uma grandeza analógica: também pode representar estados, eventos ou dados gerados por software. Além disso, o valor numérico representado por uma palavra binária não deve ser confundido com os níveis elétricos usados para transmitir seus bits. Uma palavra de vários bits pode representar numerosos valores, mesmo quando cada linha digital utiliza apenas dois estados lógicos.

O conversor analógico-digital (ADC) associa intervalos de uma grandeza de entrada a códigos digitais. Nos microcontroladores considerados neste trabalho, os ADCs integrados recebem tensões; a medição de corrente ou de outras grandezas requer transdução ou condicionamento apropriado. O conversor digital-analógico (DAC) realiza a operação complementar, associando um código a um nível analógico de saída (Ramirez Hidalgo, 1995; STMicroelectronics, s.d.[a]). A conversão não é necessariamente a primeira etapa de um DAQ: proteção e condicionamento podem antecedê-la, enquanto entradas digitais podem dispensar o ADC.

1.2 O PROCESSO DE CONVERSÃO ANALÓGICO-DIGITAL

A conversão pode ser descrita didaticamente pelas etapas de amostragem, retenção, quantização e codificação, ilustradas na Figura 1. A organização física dessas funções depende da arquitetura do conversor.




Figura 1: Representação das etapas de amostragem, retenção, quantização e codificação.
Fonte: (Utmel Electronic, s.d.).

Na aquisição em banda base, o sinal passa por um filtro analógico *anti-aliasing* antes da amostragem. O circuito de amostragem e retenção mantém aproximadamente constante a tensão adquirida durante a conversão. A quantização associa a amplitude a um dos intervalos ou níveis definidos pelo modelo do conversor; a codificação representa o resultado por uma palavra digital.

A diferença entre o valor representativo do código e a amplitude amostrada é denominada erro de quantização. Esse erro pode ser nulo em determinadas amostras, mas a resolução finita limita a representação de amplitudes arbitrárias. Sua análise exige explicitar os limiares e os valores representativos adotados, conforme a Seção 1.4.

1.3 TEOREMA DA AMOSTRAGEM DE NYQUIST–SHANNON

A largura de banda analógica caracteriza o intervalo de frequências transmitido pela cadeia de entrada sob critérios definidos de amplitude e fase. A frequência de amostragem f_s corresponde ao número de amostras adquiridas por segundo. Esses conceitos são distintos da taxa de transmissão de dados, expressa, por exemplo, em bits por segundo.

Para a amostragem uniforme de um sinal limitado em banda base, sem componentes na frequência-limite, a reconstrução ideal requer:

$$f_s > 2f_{\max}, \qquad f_N = \frac{f_s}{2}, \tag{1}$$

em que $f_{\max}$ é a maior frequência presente no sinal e f_N é a frequência de Nyquist do sistema de amostragem. A taxa de Nyquist associada ao sinal é $2f_{\max}$. Na prática, utiliza-se margem para acomodar a faixa de transição do filtro e os requisitos de representação do sinal (National Instruments, s.d.[a]).

Componentes não suficientemente atenuadas acima de $f_s/2$ podem se sobrepor à banda de interesse após a amostragem, produzindo *aliasing*. Amostrar acima do mínimo teórico não causa esse fenômeno por excesso de taxa; entretanto, aumenta as demandas de processamento, memória e comunicação. As limitações do circuito de aquisição também precisam ser respeitadas.

1.4 RESOLUÇÃO DO CONVERSOR, LSB E ERRO DE QUANTIZAÇÃO

Um conversor de N bits dispõe de 2^N códigos. Para uma faixa de entrada ideal de amplitude V_{FSR}, dividida em intervalos uniformes, a largura de um código é:

$$q = \mathrm{LSB} = \frac{V_{\mathrm{FSR}}}{2^N}. \tag{2}$$

Essa resolução nominal não equivale à exatidão do sistema nem determina, isoladamente, a menor variação efetivamente distinguível em presença de ruído (STMicroelectronics, s.d.[a]).

Em um modelo didático unipolar de 3 bits, com faixa de 0 a 8 V, obtém-se $q = 1$ V. Adotando intervalos $[kq, (k+1)q)$, para $k = 0, \ldots, 7$, o código 000 corresponde a $0 \leq V < 1$ V, o código 001 a $1 \leq V < 2$ V, e assim sucessivamente até 111, associado a $7 \leq V < 8$ V. O código identifica um intervalo, não uma tensão exata.

Se cada intervalo for representado pelo seu centro, $V_q = (k + 1/2)q$, o erro $e_q = V_q - V_{\mathrm{in}}$ satisfaz $|e_q| \leq q/2$, desconsiderando saturação. Se a representação utilizar a borda inferior, o erro passa a ser assimétrico. A Figura 2 utiliza explicitamente a representação pelo centro.




Figura 2: Modelo de 3 bits com intervalos de 1 V, representação pelo centro e erro correspondente.

Fonte: elaboração própria.

Um mapeamento numérico alternativo associa os códigos extremos aos extremos de uma escala, resultando em espaçamento $\Delta V = V_{\text{FSR}}/(2^N - 1)$ entre os valores representativos. Esse espaçamento não deve ser apresentado como uma segunda definição da largura física de código do ADC. A Seção 1.5 emprega esse mapeamento como quantizador matemático, sem atribuí-lo à curva de transferência de um STM32.

1.5 EXEMPLO NUMÉRICO DE UM QUANTIZADOR DE 4 BITS

Considera-se uma senoide de amplitude 1,5 V, frequência 2 Hz e deslocamento de 1,65 V. Para t em segundos, a tensão em volts é:

$$V_{\text{in}}(t) = 1{,}65 + 1{,}5\sin(2\pi \cdot 2t). \tag{3}$$

O sinal varia entre 0,15 e 3,15 V, permanecendo na faixa de 0 a 3,3 V. Com $f_s = 20$ Hz, o período é $T_s = 1/f_s = 0{,}05$ s, correspondendo a dez amostras por ciclo da senoide.

Adotam-se 16 níveis igualmente espaçados, incluindo os extremos 0 e 3,3 V. O espaçamento é:

$$\Delta V = \frac{3{,}3}{2^4 - 1} = 0{,}22\ \text{V}. \tag{4}$$

O código e seu valor representativo são definidos por:

$$D[n] = \min\left(15, \max\left(0, \text{round}\left(\frac{V_{\text{in}}(nT_s)}{\Delta V}\right)\right)\right), \tag{5}$$

$$V_q[n] = D[n]\Delta V. \tag{6}$$

Nos casos de empate, adota-se arredondamento para o inteiro superior. Para uma entrada de

2,0 V, resulta $D = 9 = 1001_2$, $V_q = 1{,}98$ V e erro $e_q = -0{,}02$ V. No intervalo considerado, o arredondamento limita a magnitude do erro a $\Delta V/2 = 0{,}11$ V; os intervalos de decisão dos níveis extremos têm metade da largura dos intervalos internos.




Figura 3: Amostragem a 20 Hz e quantização em 16 níveis, incluindo os extremos de 0 e 3,3 V.
Fonte: elaboração própria.

A Figura 3 representa os valores calculados pelas equações. A escada indica a manutenção gráfica de cada amostra até o instante seguinte; ela não é uma saída analógica produzida pelo ADC nem a reconstrução ideal de um sinal limitado em banda. O exemplo ilustra amostragem e quantização, sem reproduzir as não idealidades de um conversor físico.

1.6 ERROS E NÃO IDEALIDADES DO ADC

Além da quantização, o ADC apresenta desvios associados a offset, ganho e não linearidade. O erro de offset corresponde ao deslocamento da característica em relação à posição nominal. O erro de ganho representa a alteração da escala após o tratamento do offset. A não linearidade diferencial (DNL) mede o desvio da largura de um código em relação a 1 LSB. A não linearidade integral (INL) caracteriza o afastamento da curva em relação a uma reta de referência, cuja definição deve ser informada (Maxim Integrated, 2002; Analog Devices, s.d.).

Essas especificações não constituem automaticamente fontes independentes que possam ser somadas por um único procedimento. INL e DNL descrevem aspectos da mesma curva; tratá-las como contribuições independentes pode produzir dupla contagem. A avaliação do sistema também deve considerar referência de tensão, condicionamento, ruído e variação térmica.

Para um modelo de medição $y = f(x_1, \ldots, x_m)$, a propagação linearizada de incertezas-padrão não correlacionadas pode ser expressa por:

$$u_c(y) = \sqrt{\sum_{i=1}^{m} [c_i u(x_i)]^2}, \qquad c_i = \frac{\partial f}{\partial x_i}. \tag{7}$$

Se houver correlação, termos de covariância também deverão ser incluídos. A Equação (7) é uma combinação de incertezas sob hipóteses definidas, não uma soma automática das especificações de offset, ganho, INL e DNL (JCGM, 2008).

Em uma análise de pior caso, podem-se combinar magnitudes máximas de contribuições compatíveis com o modelo, evitando sobreposição. O limite obtido é condicionado aos efeitos e às condições incluídos; não garante que fenômenos omitidos sejam irrelevantes. A tolerância desejada deve ser comparada ao desempenho demonstrado, e não usada como prova desse desempenho.

1.7 ARQUITETURAS DE ADC

Os ADCs de aproximação sucessiva (SAR, do inglês *Successive Approximation Register*) determinam o código por decisões sucessivas. Em uma implementação convencional, um DAC interno gera níveis de comparação e um comparador orienta a decisão dos bits, do mais significativo ao menos significativo. A resolução de N bits exige N decisões binárias, mas o tempo total inclui aquisição e operações adicionais; portanto, não é necessariamente igual a N períodos do clock externo (Analog Devices, 2001; Matsuura, 2016).

A arquitetura *pipeline* realiza a conversão em estágios que processam partes da informação e propagam resíduos, favorecendo vazão elevada com latência de processamento. A arquitetura *flash* convencional utiliza $2^N - 1$ comparadores em paralelo, oferecendo rapidez à custa do crescimento do circuito com a resolução. Os conversores delta-sigma combinam sobreamostragem, conformação do ruído de quantização e filtragem digital com decimação; seus atrasos e sua banda útil dependem da implementação.

Essas descrições representam compromissos gerais, não limites universais de resolução ou consumo. Na seleção do conversor, devem ser considerados taxa útil, latência, ruído, consumo e requisitos de condicionamento. Os ADCs SAR integrados em dispositivos STM32F4/F7 são candidatos ao projeto, mas a adequação dependerá do modelo escolhido e dos ensaios de caracterização.

1.8 CONVERSOR DIGITAL-ANALÓGICO (DAC)

O DAC associa um código digital a um nível analógico de tensão ou corrente. Sua resolução nominal está relacionada à quantidade de códigos, enquanto o desempenho efetivo depende de offset, ganho, não linearidade, ruído e tempo de estabelecimento (Storr, s.d.).

Na geração de formas de onda, a saída pode permanecer constante entre atualizações, produzindo degraus. Um filtro de reconstrução pode ser necessário para atenuar componentes indesejadas. A faixa de saída e a capacidade de fornecer corrente devem ser verificadas; o acionamento de uma carga ou atuador de potência normalmente requer um estágio de interface. PWM filtrado constitui outra possibilidade de geração, com compromissos próprios de ondulação e tempo de resposta, e não deve ser equiparado automaticamente a um DAC dedicado.

1.9 CONDICIONAMENTO DE SINAL E FILTRO ANTI-ALIASING

O condicionamento adapta o sinal à faixa e à impedância de entrada do sistema. Pode envolver amplificação, atenuação, deslocamento de nível e filtragem. Um buffer realiza adaptação de impedâncias; isso não representa isolamento galvânico. Também é necessário verificar se a

fonte e o condicionamento permitem o estabelecimento da tensão durante a janela de aquisição do ADC.

Na aquisição em banda base, o filtro anti-aliasing antecede o ADC e atenua frequências que poderiam se sobrepor à banda útil. Filtros reais não apresentam transição abrupta; sua ordem, frequência de corte e atenuação devem ser dimensionadas com margem em relação a $f_s/2$ e à amplitude das interferências esperadas (National Instruments, 2023).

Butterworth e Bessel são aproximações de resposta: a primeira privilegia a amplitude maximamente plana na banda passante e a segunda a regularidade do atraso de grupo em parte da faixa. Sallen–Key e múltipla realimentação são exemplos de topologias para implementação. A escolha deve considerar amplitude, fase e atraso, especialmente quando o sinal integra uma malha HIL.

1.10 PROTEÇÃO CONTRA TRANSIENTES E DESCARGA ELETROSTÁTICA

Entradas e saídas expostas a conexões externas podem receber transientes e descargas eletrostáticas (ESD). Diodos supressores de transientes (TVS) são uma alternativa para desviar corrente e limitar a tensão durante eventos compatíveis com suas especificações. A proteção deve ser coordenada com os limites dos demais componentes.

A seleção considera tensão de trabalho, ruptura, grampeamento, corrente suportada, capacitância e fuga. A tensão de grampeamento não é igual à tensão nominal de trabalho e varia com a corrente. Capacitâncias parasitas e correntes de fuga podem afetar o sinal mesmo fora de um transiente; o layout e o caminho de retorno também influenciam o resultado (Texas Instruments, s.d.[b]). Portanto, a simples inclusão de um TVS não demonstra que a tensão ficará sempre dentro de um limite seguro. Resistores de limitação e outros elementos podem ser necessários conforme a interface.

1.11 ACESSO DIRETO À MEMÓRIA (DMA)

O acesso direto à memória (DMA) permite transferências entre periféricos e memória sem que a CPU mova individualmente cada dado. Em aquisição contínua, esse recurso reduz a carga associada à leitura repetida do ADC. Nas famílias STM32F4/F7, a configuração e as restrições devem seguir a documentação do controlador DMA e do microcontrolador selecionado (STMicroelectronics, s.d.[f]).

Uma estratégia consiste em organizar um buffer circular e habilitar eventos de meia transferência e transferência completa. A CPU pode processar uma região concluída enquanto o DMA preenche a outra, desde que termine antes de sua reutilização. DMA não elimina perdas causadas por saturação do barramento, falta de memória ou processamento lento. O firmware deverá detectar sobrecargas e manter consistente a identificação dos blocos.

1.12 TRANSDUTORES E SENSORES

Um sensor é o elemento diretamente afetado pelo fenômeno ou grandeza a medir. Um transdutor de medição fornece uma grandeza de saída relacionada à grandeza de entrada. Esses termos podem se sobrepor em aplicações específicas, mas não exigem a divisão universal entre um sensor isolado e um dispositivo que contenha obrigatoriamente toda a eletrônica de interface (JCGM, 2012).

A saída de um sensor pode ser analógica, digital codificada, pulsada ou obtida por chaveamento. Sensores digitais podem incorporar conversão analógico-digital, mas também podem utilizar outros princípios. Interruptores e reed switches exemplificam a detecção de estados por contatos, enquanto sensores de temperatura resistivos e fotorresistores produzem variações de resistência que exigem um circuito de leitura (Wendling, 2010).

O efeito Hall relaciona a presença de campo magnético ao aparecimento de uma tensão transversal em um material percorrido por corrente. Há sensores Hall lineares, chaves e latches; portanto, nem todo dispositivo Hall fornece uma medida analógica contínua (Texas Instruments, s.d.[a]). Sua seleção para medir campos depende de faixa, sensibilidade, ruído, orientação e resposta dinâmica. O contexto aeroespacial do projeto não é suficiente, por si só, para definir uma tecnologia de sensor como a mais adequada.

Entre os sensores resistivos, a resistência de um LDR geralmente diminui com o aumento da iluminância, segundo uma relação não linear dependente do dispositivo. Termistores NTC apresentam coeficiente de temperatura negativo, enquanto dispositivos PTC apresentam coeficiente positivo em sua faixa especificada. A seleção final dos sensores deverá decorrer das grandezas e condições da demonstração experimental.

2 MICROCONTROLADORES ARM (STM32)

STM32 é uma família de microcontroladores da STMicroelectronics baseada em núcleos Arm Cortex-M. A integração de processamento, memória e periféricos permite implementar funções de aquisição, temporização e comunicação em um único dispositivo. A disponibilidade de cada recurso varia entre modelos e encapsulamentos.

2.1 ARQUITETURA ARM CORTEX-M

Os núcleos Cortex-M atendem a aplicações embarcadas com diferentes compromissos de desempenho, consumo e complexidade. Sua arquitetura não determina a linguagem ou o nível de abstração do software: podem executar programas sem sistema operacional ou aplicações com bibliotecas, middleware e RTOS.

Entre os núcleos considerados neste estudo, Cortex-M0 e Cortex-M3 atendem a diferentes classes de processamento embarcado; Cortex-M4 acrescenta recursos voltados ao processamento digital de sinais, e Cortex-M7 oferece recursos adicionais de execução e memória. A presença e a precisão da unidade de ponto flutuante dependem da implementação. O datasheet do Cortex-M7, por exemplo, apresenta opções sem FPU, com precisão simples ou com precisão simples e dupla (Arm, s.d.).

As famílias STM32F4 e STM32F7 são candidatas previstas no pré-projeto. A escolha será orientada pela quantidade de canais, temporizadores, interfaces, memória e carga de processamento. Uma FPU pode acelerar operações numéricas, mas não é requisito para transferir amostras por ADC e DMA. Assim, a preferência por essas famílias deve ser sustentada pelos requisitos do sistema, sem atribuir incapacidade geral de aquisição a outros núcleos.

2.2 ORGANIZAÇÃO DOS PERIFÉRICOS

Os periféricos incluem GPIO, ADC, DAC quando disponível, temporizadores, interfaces seriais e USB, além de circuitos de clock, memória e alimentação. Os recursos compartilham bar-

ramentos e pinos com funções alternativas; por isso, a existência de cada função isolada não garante que todas possam ser usadas simultaneamente no mesmo encapsulamento (STMicroelectronics, s.d.[e]).

A unidade de proteção de memória (MPU), quando disponível e configurada, aplica permissões a regiões acessadas pela CPU. Seu uso pode contribuir para a separação entre componentes do software, mas depende das regiões definidas e dos níveis de privilégio. Não representa proteção automática contra toda corrupção de memória. O controlador RCC gerencia clocks e resets; a configuração de alimentação também envolve o periférico PWR e os circuitos correspondentes.

2.3 GPIO: ENTRADAS, SAÍDAS E RESISTORES DE POLARIZAÇÃO

GPIO significa *General-Purpose Input/Output*. Os pinos podem operar em modos de entrada, saída, função alternativa ou analógico, conforme o dispositivo. Seus limites elétricos devem ser verificados no datasheet. Tolerância a 5 V, quando existente, pode depender do pino e do modo, não devendo ser generalizada às entradas analógicas.

Resistores de pull-up e pull-down estabelecem um nível definido quando a entrada não é ativamente acionada. Nas Figuras 4 e 5, considera-se alimentação de 3,3 V. Com pull-up, o botão aberto produz nível alto e o botão pressionado conecta a entrada ao GND. Com pull-down, ocorre o comportamento inverso. O valor indicado é didático e deve ser dimensionado segundo consumo, fuga e imunidade a ruído.




Figura 4: Entrada com pull-up e botão conectado ao GND.
Fonte: elaboração própria.




Figura 5: Entrada com pull-down e botão conectado a 3,3 V.
Fonte: elaboração própria.

No modo digital, os limites $V_{\mathrm{IL,max}}$ e $V_{\mathrm{IH,min}}$ delimitam as faixas que garantem a interpretação como nível baixo ou alto. A faixa intermediária não constitui um terceiro estado lógico de uso

normal. Os valores dependem do componente, alimentação e tipo de entrada (STMicroelectronics, 2026).

No modo analógico, o pino pode conectar-se a um periférico como ADC ou DAC, quando disponível. A faixa útil depende de alimentação e referências analógicas, devendo ser distinguida dos limites absolutos. Nas saídas, também é necessário diferenciar push-pull de open-drain: esta última normalmente requer polarização externa para estabelecer o nível alto.

2.4 TEMPORIZADORES, CAPTURA DE ENTRADA, PWM E ENCODER

Um temporizador realiza contagem a partir de uma fonte de clock e pode gerar eventos, capturar instantes e controlar saídas. Existem instâncias de 16 e 32 bits, conforme o STM32 escolhido; os recursos de cada timer devem ser consultados no manual. Não se deve pressupor que todas as famílias possuam temporizadores de baixo consumo ou os mesmos modos (STMicroelectronics, s.d.[b]).

A contagem pode usar clock interno, eventualmente dividido por um prescaler, ou eventos externos. No modo de captura de entrada, uma borda armazena o valor corrente do contador, permitindo medir períodos ou larguras de pulso. A análise deve considerar resolução temporal e estouros do contador.

Na geração de PWM, a comparação entre a contagem e um valor programado define o tempo de nível alto. Para uma configuração simples com contagem crescente de zero a ARR, clock interno e alinhamento à borda, tem-se:

$$f_{\mathrm{PWM}} = \frac{f_{\mathrm{TIM}}}{(\mathrm{PSC}+1)(\mathrm{ARR}+1)}. \tag{8}$$

O duty cycle corresponde à fração do período em nível ativo. Outros modos, como alinhamento ao centro, exigem relações específicas. A Figura 6 compara sinais com o mesmo período e diferentes duty cycles.




Figura 6: Sinais PWM de mesmo período e diferentes duty cycles.
Fonte: elaboração própria.

No modo encoder em quadratura, dois sinais defasados permitem determinar a direção e atualizar a contagem de posição relativa. Esse modo é distinto da simples medição de frequência por captura. Para o DAQ, esses recursos podem apoiar medição de eventos, geração de estímulos e sincronização das conversões.

2.5 FERRAMENTAS DE DESENVOLVIMENTO

STM32CubeMX é a ferramenta gráfica da STMicroelectronics para configurar dispositivos, clocks e periféricos e gerar código de inicialização. Conforme o periférico e o pacote, podem ser utilizadas bibliotecas HAL ou LL. O código pode ser integrado a ambientes como STM32CubeIDE para edição, compilação e depuração (STMicroelectronics, s.d.[d]).

A geração automática não substitui a verificação da pinagem, dos clocks, do DMA e das prioridades de interrupção. Recomenda-se registrar versões das ferramentas, pacotes e configurações, pois esses elementos fazem parte da possibilidade de reproduzir o firmware.

3 COMUNICAÇÃO: PROTOCOLOS E USB

As interfaces de comunicação permitem trocar dados entre sensores, periféricos, microcontrolador e computador. Sua seleção envolve quantidade de sinais, distância, níveis elétricos, vazão e requisitos temporais. Protocolo lógico e camada elétrica devem ser distinguidos.

3.1 COMUNICAÇÃO UART E USART

A UART (*Universal Asynchronous Receiver/Transmitter*) converte dados entre a representação paralela interna e uma sequência serial. Na configuração usual bidirecional, TX de um dispositivo conecta-se a RX do outro. Em uma ligação lógica não isolada, também é necessária uma referência comum de potencial, como ilustrado na Figura 7 (Total Phase, 2021).




Figura 7: Ligação UART bidirecional com referência de potencial comum.
Fonte: elaboração própria.

O quadro assíncrono contém um bit de início, bits de dados, paridade opcional e um ou mais bits de parada. Transmissor e receptor devem compartilhar configurações compatíveis de formato e baud rate. O bit de início permite sincronizar a recepção de cada quadro, mas a amostragem está sujeita às tolerâncias dos clocks.


No formato 8N1, oito bits de dados são transportados por dez bits no enlace: um de início, oito de dados e um de parada. Assim, 115 200 bit/s correspondem, idealmente, a 11 520 bytes/s de dados, antes dos cabeçalhos da aplicação e das pausas. Na sinalização binária usual, a taxa de símbolos coincide numericamente com a taxa de bits.

A USART acrescenta modos síncronos aos assíncronos, de acordo com o periférico. O clock pode ser gerado ou recebido conforme a implementação. UART em níveis lógicos não deve ser ligada diretamente a uma interface RS-232, cujos níveis elétricos são diferentes.

3.2 COMUNICAÇÃO SPI

A interface SPI (*Serial Peripheral Interface*) utiliza, em sua configuração usual de quatro sinais, clock SCLK, dados MOSI e MISO e seleção CS ou SS. O controlador gera o clock e

seleciona o dispositivo com que deseja comunicar-se. Na organização da Figura 8, cada periférico possui uma linha de seleção independente (Total Phase, 2021).




Linhas de seleção independentes. GND comum não representado.

Figura 8: Exemplo de barramento SPI com dois periféricos.
Fonte: elaboração própria.

O modo full-duplex permite transmitir e receber simultaneamente. Existem variantes com outras quantidades de linhas, de modo que quatro sinais não constituem uma exigência universal. A polaridade e a fase do clock (CPOL e CPHA), os tempos de seleção e os limites de frequência devem ser compatíveis com o periférico. Em um barramento compartilhado, as saídas dos dispositivos não selecionados devem respeitar o comportamento elétrico previsto.

3.3 COMUNICAÇÃO I²C

O barramento I²C (*Inter-Integrated Circuit*) utiliza duas linhas de sinal: SDA para dados e SCL para clock. Na configuração usual, ambas são open-drain e requerem resistores de pull-up. A Figura 9 apresenta um exemplo com referência de terra comum e dois periféricos endereçáveis (NXP Semiconductors, s.d.).



Referência GND comum; uma polarização por linha.

Figura 9: Barramento I²C com resistores de pull-up.
Fonte: elaboração própria.

A transferência inclui condições de início e parada, endereçamento e bits de confirmação ACK/NACK. Configurações compatíveis podem admitir mais de um controlador, arbitragem

e clock stretching, pelo qual um dispositivo prolonga o nível baixo de SCL. O controlador não impõe, portanto, sozinho e em todas as situações, a duração da transação. A seleção dos pull-ups depende da capacitância, do tempo de subida permitido e da corrente que os dispositivos suportam.

3.4 COMUNICAÇÃO CAN

O CAN (*Controller Area Network*) permite que múltiplos nós disputem o acesso ao barramento sem um computador central responsável por autorizar cada mensagem. Na camada física CAN de alta velocidade, a sinalização diferencial utiliza CAN_H e CAN_L, com transceptores e terminação adequada nas extremidades (Corrigan, 2016).

A arbitragem por bits dominantes e recessivos permite selecionar a mensagem prioritária sem destruir o quadro vencedor. Para quadros de mesmo formato, o menor identificador numérico possui maior prioridade. Essa propriedade não elimina erros físicos, retransmissões, atrasos ou perdas em filas de software. Por isso, a robustez elétrica e os mecanismos do protocolo devem ser acompanhados da análise da carga e dos prazos de comunicação.

3.5 ARQUITETURA E ENUMERAÇÃO USB

USB (*Universal Serial Bus*) combina comunicação e recursos de alimentação. O formato do conector deve ser distinguido da versão e da velocidade de operação: um conector USB-C pode, por exemplo, transportar apenas USB 2.0. Sua reversibilidade não implica, por si só, maior vazão (USB Implementers Forum, s.d.).

Em uma conexão USB convencional, o host controla o agendamento das transações e o device disponibiliza suas funções por endpoints. Um dispositivo pode ser alimentado pelo barramento ou por fonte própria, conforme sua configuração. A relação entre papéis de dados e de alimentação exige atenção adicional em implementações USB-C.

A enumeração é o processo pelo qual o host identifica e configura o dispositivo. Em termos simplificados, envolve detecção, reset, obtenção de descritores, atribuição de endereço e seleção de configuração. Os descritores informam características do dispositivo, interfaces e endpoints, permitindo a associação aos drivers adequados. Classes padronizadas, como HID, armazenamento em massa e CDC, permitem que diferentes dispositivos exponham funções conhecidas pelo sistema operacional (Microsoft, s.d.[b]).

3.6 USB CDC-ACM E PORTA SERIAL VIRTUAL

CDC significa *Communications Device Class*. O modelo ACM (*Abstract Control Model*) pode apresentar uma interface serial virtual ao computador. No Windows, um dispositivo compatível pode utilizar o driver de classe e aparecer como porta COM; outros sistemas operacionais adotam nomes próprios para seus dispositivos seriais (Microsoft, s.d.[b]).

Quando o microcontrolador dispõe de USB nativo e implementa a classe apropriada, não é necessária uma ponte USB–UART externa. Nesse caso, o baud rate solicitado pelo software não determina necessariamente a vazão USB. Uma ponte física, por outro lado, também está sujeita à velocidade de seu trecho UART.

As transferências de dados bulk utilizadas em implementações CDC-ACM não recebem reserva garantida de banda. A latência observada também depende de buffers, drivers e escalo-

namento do host (Microsoft, s.d.[a]). A escolha dessa interface será, portanto, acompanhada da medição de vazão útil e atraso, principalmente quando a comunicação integrar a malha HIL.

4 SIMULAÇÃO HARDWARE-IN-THE-LOOP (HIL)

4.1 SIMULAÇÃO EM TEMPO REAL

Uma simulação em tempo real mantém o avanço do modelo compatível com o tempo físico e atende aos prazos definidos para a interação com o ambiente. Em uma implementação periódica de passo fixo, os cálculos e as atualizações de E/S associados ao passo devem cumprir seu orçamento temporal. Executar rapidamente em média não garante o atendimento a todos os prazos (MathWorks, s.d.[b]).

Na simulação HIL, um componente ou subsistema físico interage com uma parte representada por um modelo computacional. Um caso frequente conecta um controlador real a uma planta simulada. Essa configuração permite testar comportamento, interfaces e integração antes de disponibilizar todo o sistema físico, com maior controle sobre os cenários de ensaio (MathWorks, s.d.[a]).

A qualidade do ensaio depende da adequação do modelo e da interface. A possibilidade de executar testes não demonstra, isoladamente, robustez em todas as condições nem implica certificação do produto. Devem ser definidos cenários, critérios de aceitação e limites de validade.

4.2 ARQUITETURA DE UMA SIMULAÇÃO HIL

A arquitetura compreende o modelo da planta, seu ambiente de execução, o hardware sob teste e as interfaces de E/S. O modelo deve representar as dinâmicas relevantes aos objetivos do ensaio, equilibrando fidelidade e custo computacional. Não é necessário incluir todos os fenômenos físicos com o mesmo nível de detalhe.

A interação pode utilizar tensões analógicas, sinais digitais, PWM, encoder ou barramentos como os apresentados na Seção 3. Portanto, nem toda conexão HIL exige um protocolo serial. No caso do controlador conectado à planta simulada, suas ações são adquiridas pelo ambiente de simulação e as respostas calculadas são aplicadas às entradas do controlador, fechando a malha.

O DAQ proposto atuará como interface de aquisição e geração de sinais. O computador de supervisão poderá ser separado do executor do modelo. Caso o computador hospedeiro também execute a planta, o desempenho temporal do sistema operacional e da comunicação deverá integrar a validação. A localização do modelo e seu passo de execução serão definidos com os requisitos da demonstração.

MIL, SIL e PIL são outras configurações de teste. Em MIL, controlador e planta são representados por modelos; em SIL, testa-se a implementação de software em um ambiente de simulação; em PIL, o código executa no processador-alvo conectado ao ambiente de teste, sem exigir necessariamente sincronismo com o tempo físico. HIL introduz hardware real e suas interfaces no ensaio com a parte simulada em tempo real (MathWorks, s.d.[c]). Essas configurações respondem a objetivos diferentes e não garantem automaticamente uma sequência de fidelidade crescente. HIL tampouco exige a presença de todo o hardware final.

4.3 MODALIDADES DE HIL E APLICAÇÃO AO LABORATÓRIO

A revisão de Mihalič, Truntič e Hren (2022) reúne aplicações HIL em sistemas automotivos, acionamentos e eletrônica de potência, mostrando que as exigências de processamento e de interface variam com a dinâmica representada (Mihalič; Truntič; Hren, 2022). Os autores distinguem o ensaio de controladores, frequentemente denominado CHIL, das configurações PHIL, nas quais a interação com o equipamento físico envolve uma interface de potência. Essa distinção é relevante porque um DAQ que gera sinais de comando não substitui o estágio de potência necessário ao acionamento de uma carga. Tampouco a presença de uma carga de potência, isoladamente, caracteriza toda a arquitetura como PHIL: é necessário explicitar a divisão entre sistema simulado e sistema físico e a forma de fechar a malha.

No contexto da UEL, Batista (2016) desenvolveu uma plataforma HIL com bobina de Helmholtz de três eixos, hardware modular dSPACE, sensores magnéticos e circuitos auxiliares de condicionamento e acionamento (Batista, 2016). A dissertação apresenta a calibração de sensores e a reprodução do campo geomagnético associado a órbitas terrestres baixas, além do controle da bobina em malha fechada. Esse antecedente aproxima a revisão do ambiente experimental ao qual o presente DAQ se destina. A interface de aquisição deve considerar tanto a medição de sinais quanto o envio de referências aos estágios de acionamento, mantendo separadas a geração de uma tensão de comando e a entrega de corrente às bobinas. Os requisitos de faixa, sincronização e latência deverão ser derivados da configuração efetivamente utilizada; não se presume que uma plataforma STM32 reproduza todas as capacidades do sistema dSPACE.

Farias et al. (2019) apresentam outra arquitetura: o modelo executa em um computador-alvo com Simulink Real-Time, enquanto um BeagleBone Black implementa o controlador. As respostas do modelo são disponibilizadas por saídas analógicas de uma placa PCI-DAC, e os comandos de controle retornam por UDP/Ethernet. A plataforma foi avaliada com uma suspensão ativa e uma mesa de mancal a ar para estudo de controle de atitude de satélites (Farias *et al.*, 2019). O trabalho demonstra a utilidade de separar supervisão, execução do modelo e controle embarcado. Também mostra que uma solução descrita como de baixo custo pode combinar hardware acessível com software e interfaces proprietárias; custo reduzido e abertura integral são critérios distintos. Para este TCC, a contribuição é a organização funcional e a validação com casos definidos, sem transferir automaticamente seus resultados temporais para outra interface.

5 CONCEITOS DE AQUISIÇÃO DE DADOS

Os exemplos numéricos desta seção ilustram o dimensionamento e não constituem especificações definitivas ou resultados experimentais da plataforma.

5.1 ORGANIZAÇÃO DE UM SISTEMA DE AQUISIÇÃO

Um sistema de aquisição de dados reúne os recursos necessários para medir sinais, convertê-los em uma representação adequada ao processamento e disponibilizá-los para análise. Em aplicações de instrumentação, a cadeia de medição pode compreender sensores ou transdutores, circuitos de proteção e condicionamento, conversores analógico-digitais, processamento embarcado e uma interface de comunicação com o computador hospedeiro. A seleção desses elementos depende da natureza do sinal, da faixa de medição, da dinâmica do fenômeno e da qualidade requerida para os resultados. A documentação de seleção de dispositivos DAQ

destaca a importância de relacionar características dos sinais às capacidades do equipamento (National Instruments, s.d.[c]).

Embora a aquisição analógica seja uma função central em diversas aplicações, um DAQ também pode realizar leitura de estados digitais, contagem de eventos e medição de frequência ou largura de pulsos. Plataformas multifuncionais podem incorporar saídas analógicas e digitais para estímulo de circuitos e interação com dispositivos externos. Assim, a arquitetura deve ser definida a partir das funções necessárias ao experimento, e não apenas da quantidade de canais do ADC.

No contexto deste trabalho, a plataforma deverá organizar a aquisição e a geração de sinais em uma interface configurável. No modo DAQ, seu uso estará associado à medição e ao registro de sinais. Na aplicação HIL, as entradas e saídas participarão da interação entre um modelo computacional e um componente físico real. Essa segunda utilização acrescenta a necessidade de avaliar o tempo entre a aquisição de uma informação e a aplicação da resposta correspondente.

5.2 ENTRADAS ANALÓGICAS E CONDICIONAMENTO

O circuito de entrada deve compatibilizar os sinais externos com a faixa de operação do conversor. Essa adaptação pode envolver atenuação, amplificação, deslocamento de nível e filtragem. O dimensionamento deve considerar a impedância da fonte e o tempo necessário para a aquisição da tensão pelo ADC, especialmente quando se utiliza multiplexação. Portanto, o tempo de amostragem configurado no periférico não deve ser escolhido exclusivamente para maximizar a taxa de conversão; também deve permitir o estabelecimento do sinal nas condições previstas de operação (STMicroelectronics, s.d.[a]).

Uma entrada referenciada, ou *single-ended*, mede a tensão em relação a uma referência comum. Uma entrada diferencial mede a diferença de potencial entre dois terminais e pode reduzir a influência de interferências presentes de forma semelhante em ambos. Entretanto, a medição diferencial continua sujeita aos limites de modo comum e não implica isolamento galvânico. A ligação de fontes flutuantes ou aterradas deve considerar os caminhos de polarização e possíveis diferenças de potencial entre referências (National Instruments, s.d.[b]).

Para a plataforma proposta, a definição das entradas deverá incluir a faixa permitida nos conectores, a impedância de entrada, a referência de medição e o comportamento diante de sinais fora da faixa. A tensão admitida externamente não será necessariamente igual à tensão aplicada ao pino do microcontrolador, pois o circuito de condicionamento pode estabelecer uma relação de escala entre ambas. Essa relação deverá ser documentada para permitir a conversão dos códigos adquiridos em unidades de engenharia.

5.3 AQUISIÇÃO DE MÚLTIPLOS CANAIS E SINCRONIZAÇÃO

Em um sistema multiplexado, diferentes entradas compartilham um conversor e são adquiridas sequencialmente. Consequentemente, é necessário distinguir a taxa total de conversões da taxa de amostragem de cada canal. Se um ADC executa f_{conv} conversões por segundo e percorre igualmente M canais, sem intervalos adicionais, a taxa por canal será aproximadamente:

$$f_{s,\mathrm{canal}} = \frac{f_{\mathrm{conv}}}{M}. \tag{9}$$

Por exemplo, uma taxa agregada de 80 kS/s dividida igualmente entre oito canais corres-

ponde a 10 kS/s por canal. Trata-se de um exemplo de dimensionamento: a taxa efetiva também depende do tempo de aquisição de cada entrada, da sequência programada e dos recursos do microcontrolador. Especificações de aquisição multicanal devem deixar clara essa distinção, assim como a presença de aquisição simultânea ou sequencial (National Instruments, s.d.[c]).

A multiplexação produz ainda uma diferença temporal entre canais. Para uma componente senoidal de frequência f, um deslocamento temporal Δt corresponde a uma diferença de fase $\Delta\phi = 2\pi f \Delta t$. Essa relação permite estimar a relevância do atraso entre canais em medições de fase, potência ou resposta dinâmica. Quando a aplicação exigir simultaneidade, deverão ser avaliados conversores com amostragem simultânea ou recursos de sincronização entre ADCs efetivamente disponíveis no dispositivo.

O instante de aquisição também deve ser distinguido do instante de recepção pelo computador. Em uma transmissão por blocos, diversas amostras podem chegar juntas apesar de terem sido adquiridas em instantes distintos. Recomenda-se que o protocolo registre o índice da amostra e, quando necessário, uma referência temporal gerada no dispositivo, permitindo reconstruir a sequência sem assumir que o horário de chegada representa o horário da medição.

Um exemplo comercial ajuda a interpretar a taxa agregada. O manual dos NI USB-6001/6002/6003 informa oito entradas analógicas referenciadas ou quatro diferenciais, com taxas máximas agregadas de 20, 50 e 100 kS/s, respectivamente (National Instruments, 2014b). Assim, os 100 kS/s do USB-6003 não devem ser interpretados como 100 kS/s disponíveis simultaneamente em cada uma das oito entradas. Em uma varredura uniforme ideal de oito canais, a divisão corresponde a 12,5 kS/s por canal. Esse exemplo ilustra a leitura de especificações de um equipamento existente, sem definir a taxa do DAQ proposto.

5.4 RESOLUÇÃO E QUALIDADE DA MEDIÇÃO

A resolução nominal informa a quantidade de códigos disponíveis, mas não caracteriza, isoladamente, a qualidade da medida. Um sistema pode apresentar pequena variação entre leituras repetidas e, ainda assim, manter um desvio sistemático. Por isso, resolução, precisão e exatidão devem ser empregadas com significados distintos, conforme o vocabulário metrológico (JCGM, 2012). A avaliação do DAQ deverá considerar a cadeia completa, incluindo sensor, condicionamento, referência de tensão e conversor.

Uma verificação experimental pode aplicar níveis conhecidos ao longo da faixa e comparar as indicações do sistema com um instrumento de referência. Esse procedimento permite identificar desvios de ganho e offset, estimar repetibilidade e examinar o comportamento próximo aos extremos. A aplicação de coeficientes de correção deve ser distinguida da calibração que estabelece a relação entre indicação e referência. Também deverão ser registradas as condições do ensaio e a incerteza associada ao padrão empregado (JCGM, 2012, 2008).

Para este projeto, a caracterização deverá separar resultados estáticos e dinâmicos. Os ensaios estáticos poderão avaliar desvio e dispersão em níveis de entrada conhecidos. Os ensaios dinâmicos poderão examinar resposta em frequência, defasagem entre canais e influência da taxa de aquisição. Essa separação é útil porque um resultado satisfatório em tensão contínua não demonstra, por si só, comportamento adequado para sinais variáveis de uma simulação HIL.

Goertzen et al. (2020) ilustram a importância de validar a cadeia de medição na grandeza de interesse: seu sistema de pressão foi verificado com uma coluna de água, relacionando a altura à pressão hidrostática (Goertzen *et al.*, 2020). Para o presente trabalho, uma comparação elétrica

na entrada do DAQ e uma calibração do conjunto sensor–condicionamento–DAQ respondem a perguntas diferentes. A primeira caracteriza a interface eletrônica; a segunda inclui os efeitos do sensor e da montagem. Um bom ajuste linear, por si só, não substitui a avaliação de desvios e incertezas.

5.5 VAZÃO, ARMAZENAMENTO TEMPORÁRIO E INTEGRIDADE

O dimensionamento da comunicação deve partir do volume efetivamente gerado. Para M canais, cada um adquirido à taxa f_s, com b bytes transmitidos por amostra, a vazão de carga útil é:

$$R_{\text{dados}} = M f_s b. \tag{10}$$

Em um exemplo com oito canais, 10 kS/s por canal e dois bytes por amostra, obtém-se $R_{\text{dados}} = 160\,000\ \text{bytes/s}$. Se cada pacote transportar 100 amostras de cada canal e possuir um cabeçalho de 16 bytes, serão transmitidos 1 616 bytes por pacote a 100 pacotes/s, totalizando 161 600 bytes/s na camada da aplicação. Esse valor ainda não inclui o overhead do transporte. Um ADC de 12 bits pode demandar dois bytes por amostra quando o protocolo não utiliza compactação dos bits.

Buffers absorvem diferenças temporárias entre produção e consumo. Se a aquisição continuar durante uma interrupção de transmissão de duração T_{pausa}, a memória necessária apenas para armazenar os dados produzidos nesse intervalo será, no mínimo, $B = R_{\text{dados}} T_{\text{pausa}}$. No exemplo anterior, 50 ms exigem 8 000 bytes de carga útil, além da memória reservada para metadados e margens operacionais. O cálculo pressupõe uma pausa limitada: nenhum buffer finito compensa indefinidamente uma taxa média de transmissão inferior à taxa de produção.

Pacotes maiores reduzem a proporção de cabeçalhos, mas aumentam o tempo de espera para completar um bloco. Com 100 amostras por canal a 10 kS/s, a primeira amostra aguarda aproximadamente 9,9 ms pela última, antes mesmo da transmissão. Portanto, o formato adequado para registro contínuo pode não ser adequado a uma malha HIL com prazos menores. Recomenda-se prever números de sequência, identificação dos canais, indicação de perdas e uma política explícita de descarte ou interrupção em caso de sobrecarga. Esses cálculos e recomendações constituem o dimensionamento preliminar proposto neste trabalho.

Moreno et al. (2020) investigam esse compromisso entre taxa e integridade no LC-DAQ, comparando a transmissão textual por `Serial.print` com quadros binários e camadas de verificação e delimitação (Moreno *et al.*, 2020). O estudo avalia o efeito da quantidade de sensores e dos campos transmitidos, incluindo checksum e *byte stuffing*, que evita interpretar determinados bytes de dados como delimitadores. A contribuição para este projeto é metodológica: aumentar a vazão exige verificar também quadros incompletos, perda de sincronismo e dispersão temporal. Um checksum não recupera dados perdidos nem comprova ausência de todos os erros; identificação de sequência, comprimento e política de recuperação continuam necessários.

5.6 PLATAFORMAS COMERCIAIS DE REFERÊNCIA: NATIONAL INSTRUMENTS

O estudo da National Instruments (NI) considera duas organizações de hardware: o USB-6001, que reúne funções de aquisição e geração em um equipamento compacto, e o CompactDAQ, que separa o chassi dos módulos de entrada e saída. A seleção permite discutir integração

e expansão funcional sem exigir que o protótipo reproduza todas as capacidades comerciais. As especificações a seguir correspondem às revisões dos documentos identificadas nas referências; não constituem resultados medidos neste trabalho.

5.6.1 Equipamento integrado: USB-6001

O USB-6001 oferece oito entradas analógicas referenciadas ou quatro diferenciais, resolução de 14 bits, faixa de ± 10 V e taxa máxima agregada de 20 kS/s. Suas duas saídas analógicas têm resolução de 14 bits e atualização simultânea de até 5 kS/s por canal, temporizada por hardware, conforme a especificação 374369A-01. As 13 linhas digitais operam como E/S estáticas controladas por software, enquanto o contador de 32 bits permite contagem crescente de bordas com frequência de entrada de até 5 MHz (National Instruments, 2014a). Essa distinção impede interpretar a velocidade do contador como taxa de atualização das linhas digitais. Para o projeto, o equipamento serve como referência de conjunto mínimo de funções e de documentação dos limites de cada subsistema.

5.6.2 Arquitetura modular: cDAQ-9174 e módulos C Series

O cDAQ-9174 é um chassi USB com quatro posições para módulos C Series, alimentação externa e quatro contadores de 32 bits. As funções analógicas e digitais dependem dos módulos instalados e das rotas disponíveis (National Instruments, 2013, 2016b). Portanto, resolução e quantidade de canais não são propriedades do chassi isoladamente. Para esta análise, considera-se a composição com NI-9205, NI-9263 e NI-9401, deixando uma posição disponível para expansão.

O NI-9205 possui 32 entradas referenciadas ou 16 diferenciais, ADC de 16 bits e taxa agregada máxima de 250 kS/s. Suas faixas de ± 10, ± 5, ± 1 e $\pm 0{,}2$ V permitem adaptar a medição à amplitude do sinal. A multiplexação compartilha a cadeia de conversão, exigindo atenção ao assentamento após a troca de canal ou ganho (National Instruments, 2017). O ganho programável melhora o aproveitamento da faixa do ADC, mas não elimina ruído, erros ou a necessidade de caracterização. Entradas diferenciais também não equivalem a isolamento entre canais: os canais desse módulo compartilham a referência COM, e as especificações de isolamento devem ser verificadas para a variante de conector utilizada.

O NI-9263 disponibiliza quatro saídas de 16 bits, faixa de ± 10 V e atualização simultânea de até 100 kS/s por canal. Sua capacidade de corrente é de ± 1 mA por canal (National Instruments, 2016a). Assim, a geração de uma tensão de controle deve ser separada do acionamento de cargas de potência. Para o protótipo, isso implica especificar carga admissível, assentamento e necessidade de um estágio de saída externo.

O NI-9401 fornece oito linhas digitais TTL de 5 V, com direção configurada em grupos de quatro linhas. O atraso máximo de propagação especificado de 100 ns caracteriza o módulo e não o tempo de ida e volta entre computador e experimento (National Instruments, 2015). No CompactDAQ, o uso dessas linhas com contadores depende dos recursos e do roteamento do chassi (National Instruments, 2016b). Recursos de programação de FPGA associados ao CompactRIO não devem ser atribuídos ao cDAQ-9174.

Tabela 1: Comparação das configurações NI selecionadas.

Critério	USB-6001	cDAQ-9174 com NI-9205, NI-9263 e NI-9401
Organização	Funções integradas	Chassi de quatro posições; três ocupadas
Entradas analógicas	8 referenciadas ou 4 diferenciais; 14 bits	32 referenciadas ou 16 diferenciais; 16 bits
Taxa de entrada	20 kS/s agregados	250 kS/s agregados no NI-9205
Saídas analógicas	2; 14 bits; até 5 kS/s por canal	4; 16 bits; até 100 kS/s por canal
E/S digitais	13 linhas estáticas; direção individual	8 linhas TTL; direção em grupos de quatro
Contadores	1 de 32 bits; contagem de bordas	4 de 32 bits no chassi; acesso conforme módulo e rota
Expansão funcional	Conjunto de E/S fixo	Seleção e combinação de módulos compatíveis

Fonte: elaboração própria a partir de (National Instruments, 2014a, 2013, 2017, 2016a, 2015). Taxas máximas não representam garantia de desempenho da malha HIL completa.

5.6.3 Condicionamento, calibração e integração de software

A documentação geral da NI descreve o NI-MCal como uma técnica de autocalibração com polinômios de terceira ordem para compensar offset, ganho e não linearidade, e apresenta o NI-PGIA 2 como uma implementação de amplificação programável voltada ao assentamento rápido. Também descreve a abstração de diferentes barramentos pela API NI-DAQmx (National Instruments, 2025). Essas tecnologias ilustram a importância do condicionamento, da correção e de uma interface de programação consistente, mas sua presença não pode ser presumida em todos os modelos. Neste estudo, não se atribuem NI-MCal ou NI-PGIA 2 ao USB-6001 ou aos módulos selecionados sem confirmação específica em seus manuais. Da mesma forma, uma API comum não torna iguais a latência e a vazão dos diferentes transportes.

Para o DAQ proposto, a consequência é separar a interface de configuração das particularidades de aquisição e comunicação. O supervisório deverá informar canais, faixas, taxas e estados de erro por uma interface documentada. A eventual implementação de correções deverá registrar coeficientes e condições de obtenção, mantendo a distinção entre correção e calibração metrológica discutida anteriormente.

5.6.4 Implicações para uma plataforma modular, aberta e de baixo custo

A modularidade comercial oferece uma referência para separar processamento, comunicação e funções de E/S. Para este trabalho, propõe-se estudar uma placa-base e módulos funcionais com interfaces elétricas e mecânicas documentadas. A escolha deverá explicitar conectores, alimentação, níveis lógicos, identificação dos módulos e distribuição de sinais de sincronismo. Essa proposta é uma diretriz de arquitetura a validar na etapa de requisitos, não uma configuração já construída.

Modularidade e abertura são critérios distintos: a possibilidade de trocar módulos ou programar um equipamento não demonstra, por si só, a disponibilização de seu projeto para reprodução e modificação. A abertura do protótipo deverá ser sustentada pelos arquivos e licenças discutidos na Seção 6. O baixo custo, por sua vez, deverá ser avaliado com uma composição explícita:

placa-base, módulos necessários, conectores, fonte, PCI, montagem e ferramentas indispensáveis. Para o sistema comercial, a comparação deverá incluir chassi, módulos e acessórios equivalentes, com data e moeda da cotação. Não se estabelece aqui uma vantagem percentual de custo sem esse levantamento.

Por fim, aquisição temporizada por hardware e elevada taxa de conversão não demonstram, isoladamente, atendimento aos prazos de uma aplicação HIL. O cDAQ-9174 é considerado nesta análise como interface de E/S conectada ao computador. A execução do modelo, o transporte e a atualização das saídas deverão integrar o orçamento de latência, conforme a Seção 7. O estudo comercial orienta os critérios de avaliação; os limites do protótipo dependerão dos ensaios da implementação efetivamente realizada.

6 PLATAFORMAS ABERTAS DE AQUISIÇÃO DE DADOS

6.1 ABERTURA, DOCUMENTAÇÃO E POSSIBILIDADE DE REPRODUÇÃO

Uma plataforma aberta deve permitir que terceiros compreendam e modifiquem seu funcionamento. A definição de hardware aberto da Open Source Hardware Association inclui a disponibilização dos arquivos de projeto em formato apropriado à modificação e permissões de uso, fabricação, modificação e redistribuição (Open Source Hardware Association, s.d.). Assim, divulgar apenas imagens do circuito ou utilizar uma placa de desenvolvimento popular não é suficiente para caracterizar a abertura de toda a solução.

Para o presente DAQ, propõe-se disponibilizar esquemático, arquivos editáveis da PCI, lista de materiais, firmware, software de supervisão e documentação do protocolo. Também deverão ser fornecidas instruções de montagem e procedimentos de ensaio que permitam avaliar a reprodução. O escopo publicado e as respectivas licenças devem ser identificados. Essa organização facilita a adaptação da plataforma a novos experimentos e a continuidade do trabalho no laboratório.

6.2 TRABALHOS RELACIONADOS

Pontarolli et al. (2022) apresentam uma solução aberta e de baixo custo de E/S distribuída como serviço, voltada à automação industrial. A arquitetura combina um computador de placa única, módulos de expansão de E/S e uma estrutura de microsserviços para aquisição em rede. O trabalho evidencia a importância da integração e da organização dos serviços de aquisição, com exemplos associados a monitoramento, controle e histórico de dados (Pontarolli *et al.*, 2022). Para o DAQ proposto, sua principal contribuição é a visão de uma interface de dados documentada e expansível. A adoção de serviços em rede, entretanto, não deve ser tomada como evidência suficiente de atendimento a um prazo HIL específico.

Oberloier et al. (2023) descrevem o BREAD, uma estrutura aberta de aquisição e automação baseada em módulos interoperáveis. O artigo apresenta módulos com diferentes funções, incluindo aquisição analógica amplificada, medição de corrente, leitura de termopares e acionamento (Oberloier *et al.*, 2023). O artigo também apresenta ensaios e características específicos de cada módulo; portanto, modularidade não implica desempenho uniforme entre funções. O aspecto mais relevante para esta pesquisa é a separação entre uma estrutura comum e módulos especializados. Para uma plataforma compacta, essa abordagem inspira a definição de interfaces internas estáveis, ainda que a implementação inicial não adote um chassi modular. A

compatibilidade física e funcional entre módulos deve ser acompanhada de uma análise própria da temporização.

Kvalsund e Winkler (2023) desenvolvem uma interface baseada em Arduino e Python para conexão entre um computador e um acionamento elétrico. A solução inclui circuitos de adaptação das entradas e saídas, oferecendo uma base para testes e desenvolvimento de aplicações HIL (Kvalsund; Winkler, 2023). Esse trabalho é próximo ao presente projeto por abordar a integração entre software e hardware por meio de uma interface acessível. Na implementação descrita, a leitura de mensagens por caracteres com terminador evita depender do timeout de uma leitura de texto bloqueante. Essa é uma escolha de software, e não uma incapacidade geral do Arduino de processar números com vários dígitos. Sua contribuição não dispensa a definição e a medição dos atrasos da configuração escolhida para o TCC; a possibilidade de interação com hardware não equivale, isoladamente, à garantia de tempo real estrito.

Netzel et al. (2025) apresentam um DAQ de baixo custo destinado a uma bancada de ensaios de pequenos motores de foguete (Netzel *et al.*, 2025). O trabalho aproxima a discussão de aquisição de dados do contexto experimental aeroespacial do laboratório. Sua relevância está na associação entre instrumentação, sensores e validação de uma aplicação definida. Para a pesquisa atual, ele constitui uma referência de contexto e de desenvolvimento de instrumentação, sem que se presuma equivalência entre os requisitos de uma bancada de aquisição e os de uma interface HIL em malha fechada.

Moreno et al. (2020) desenvolvem o LC-DAQ para aquisição de sensores em aplicações de dinâmica veicular. O artigo relata, em uma configuração específica com um sensor MPU6050 e um eixo adquirido, frequência de aquisição de 3 125 Hz após a implementação das camadas do protocolo, sem erros detectados naquele ensaio (Moreno *et al.*, 2020). Esse resultado deve ser associado ao sensor, ao formato de mensagem e às condições testadas; não representa uma taxa universal por canal nem um limite garantido de latência. A abordagem de variar a carga e avaliar integridade simultaneamente é diretamente aproveitável na caracterização do STM32.

Bosma et al. (2022) apresentam o Mini-DAQ para ensaios de conversores de energia das ondas. A implementação reúne Arduino Mega 2560, interface EasyCAT e condicionamento próximo aos sensores, incluindo quatro entradas diferenciais de 16 bits com faixa de ± 10 V. O nó principal EtherCAT da demonstração utiliza um computador Speedgoat com código gerado a partir de MATLAB/Simulink (Bosma *et al.*, 2022). A localização da eletrônica junto ao experimento reduz a quantidade de cabos de sinais, aspecto importante em modelos pequenos cuja dinâmica pode ser perturbada pelas conexões. Para este TCC, o trabalho mostra uma alternativa de comunicação organizada para controle e a necessidade de contabilizar também o executor do modelo e as ferramentas de desenvolvimento na comparação de custos.

Louw, Broekman e Kearsley (2022) apresentam o MADV-DAQ para medições diferenciais de sensores em ponte de Wheatstone. A configuração descrita possui um modo que registra 12 canais com resolução de 18 bits a cada cinco minutos e outro que utiliza resolução de 14 bits para adquirir, a 60 Hz durante um minuto, o primeiro canal de cada um dos três ADCs (Louw; Broekman; Kearsley, 2022). Esses modos ilustram o compromisso entre resolução, número de canais e taxa de aquisição. Não é correto combinar a maior resolução e a maior taxa em uma especificação única, pois foram obtidas com configurações diferentes. O armazenamento local e o encaminhamento por um Raspberry Pi também exemplificam a separação entre aquisição e serviços de comunicação.

Basson, Broekman e Jacobsz (2021) descrevem o TD-DAQ para monitoramento de pressão, umidade e temperatura em barragens de rejeitos, combinando registro local e transmissão Sigfox (Basson; Broekman; Jacobsz, 2021). Os autores relatam cobertura intermitente no local de instalação e uso do cartão SD como meio principal de armazenamento. A lição para o DAQ proposto é separar a continuidade do registro da disponibilidade de transmissão. Essa estratégia favorece monitoramento, mas o armazenamento posterior não substitui a entrega dentro do prazo quando o dado participa de uma malha HIL.

6.3 COMPARAÇÃO E IMPLICAÇÕES PARA A PROPOSTA

A Tabela 2 apresenta uma síntese interpretativa dos trabalhos selecionados, baseada nos textos completos disponíveis no acervo de referência e, para Netzel et al. (2025), na descrição pública anteriormente consultada. Não se trata de uma revisão sistemática nem de uma comparação experimental de desempenho. As observações na última coluna são questões de análise para este TCC, não afirmações de falhas das plataformas.

Tabela 2: Síntese qualitativa dos trabalhos relacionados.

Trabalho	Ênfase identificada	Contribuição aproveitável	Questão a avaliar para o DAQ/HIL
Pontarolli et al. (2022)	E/S distribuída e serviços	Integração de dados e expansão funcional	Efeito da comunicação e do software nos atrasos
Oberloier et al. (2023)	Modularidade e interoperabilidade	Separação entre interface comum e funções específicas	Sincronização entre módulos
Kvalsund e Winkler (2023)	Interface acessível para acionamentos	Integração computador–hardware e adaptação elétrica	Latência da cadeia de interação
Moreno et al. (2020)	Protocolo e integridade	Avaliação conjunta de taxa e perdas	Efeito do número de canais e do enquadramento
Bosma et al. (2022)	Aquisição com EtherCAT	Condicionamento próximo aos sensores	Custo e temporização do sistema completo
Louw et al. (2022)	Medição diferencial	Modos de resolução e taxa	Configuração efetiva de cada modo
Netzel et al. (2025)	Aquisição em bancada aeroespacial	Instrumentação orientada ao experimento	Requisitos adicionais para operação em malha fechada

Fonte: elaboração própria a partir dos trabalhos citados.

A comparação indica que o custo de componentes não deve ser o único critério de avaliação. Para sustentar a proposta, deverão ser considerados canais disponíveis, faixas elétricas, resolução, taxa efetiva por canal, sincronização, latência, documentação e esforço de reprodução. Valores de custo publicados em épocas ou países distintos não podem ser comparados diretamente sem explicitar composição, moeda e data.

Uma placa baseada em STM32 oferece recursos para implementar a aquisição, mas ainda requer circuitos de entrada, conectores, proteção, referência analógica e software para constituir um instrumento utilizável. A contribuição pretendida neste trabalho será, portanto, a integração desses elementos em uma plataforma modular, aberta e orientada ao baixo custo, acompanhada da caracterização experimental de suas funções DAQ e de uma demonstração HIL delimitada. Não se pretende inferir, a partir dessa seleção de referências, que nenhuma plataforma anterior

reúne características semelhantes.

7 SISTEMAS EMBARCADOS PARA APLICAÇÃO EM TEMPO REAL

7.1 REQUISITOS TEMPORAIS

Em sistemas embarcados que interagem com processos físicos, o instante em que uma resposta é produzida pode ser parte da correção do comportamento. Lee (2009) discute a necessidade de tratar o tempo explicitamente em sistemas computacionais que interagem com o mundo físico (Lee, 2009). Dessa perspectiva, uma aplicação de tempo real não é definida apenas por executar rapidamente, mas por atender às restrições temporais estabelecidas para sua função.

Os prazos podem ter diferentes consequências. Em aplicações de tempo real estrito, perder um prazo viola um requisito essencial. Em aplicações de tempo real brando, atrasos podem degradar a qualidade do serviço sem invalidar imediatamente todo o funcionamento. Essa classificação deve ser feita a partir do efeito do atraso na aplicação: a atualização de um gráfico e a atualização de um sinal de realimentação não precisam ter a mesma criticidade.

Para analisar a plataforma, serão distinguidos período de execução, prazo de resposta, latência e jitter. O período define a repetição de uma atividade; o prazo estabelece até quando ela deve terminar. A latência representa o intervalo entre um evento e a resposta correspondente. O jitter descreve a variação temporal em relação ao comportamento esperado. Nas medições, será necessário informar se ele representa variação do período de amostragem, do atraso de comunicação ou da resposta de saída, pois são fenômenos distintos.

7.2 TEMPORIZAÇÃO POR HARDWARE E TRANSFERÊNCIA DE DADOS

Uma estratégia de implementação a ser avaliada consiste em usar um temporizador para disparar o ADC em intervalos definidos, com transferência dos resultados para a memória por DMA. A documentação dos timers STM32 descreve recursos de sincronização e geração de eventos; a documentação do DMA das famílias F2/F4/F7 apresenta a transferência entre periféricos e memória (STMicroelectronics, s.d.[b],[f]). Essa combinação permite organizar a aquisição sem exigir que o programa principal inicie individualmente cada amostra.

Propõe-se dividir o fluxo em aquisição, disponibilização de blocos e comunicação. O firmware deverá processar um bloco somente depois de sua conclusão e liberá-lo antes de sua reutilização. Se esse prazo não for atendido, deverá haver indicação explícita de sobrecarga. O tamanho do bloco será escolhido considerando simultaneamente a frequência de atendimento pela CPU, a memória disponível e a latência admitida pela aplicação.

Em dispositivos STM32F7 com cache de dados habilitado, o compartilhamento de buffers entre CPU e DMA exige atenção à coerência da memória. A AN4839 apresenta esse problema e os cuidados associados (STMicroelectronics, s.d.[c]). Para o componente escolhido, será necessário verificar a acessibilidade das regiões de memória pelo DMA, o alinhamento dos buffers e a estratégia de manutenção de cache ou de uso de regiões não cacheáveis. Portanto, maior capacidade de processamento não elimina a necessidade de organização explícita da movimentação dos dados.

7.3 ORGANIZAÇÃO DO FIRMWARE E SISTEMAS OPERACIONAIS

O firmware poderá ser implementado sem sistema operacional, por meio de interrupções e uma máquina de estados, ou com um RTOS. A escolha depende da quantidade de atividades concorrentes, de sua interação e dos recursos disponíveis. Uma estrutura simples pode atender a requisitos de tempo real se seus caminhos de execução forem limitados e analisados. Da mesma forma, a presença de um RTOS não comprova automaticamente que todos os prazos serão atendidos.

O FreeRTOS disponibiliza escalonamento por prioridades e mecanismos de comunicação e sincronização entre tarefas (FreeRTOS, s.d.[b]). Uma organização possível separa o tratamento dos dados adquiridos, a atualização de saídas, a comunicação e o diagnóstico. As prioridades deverão refletir os prazos dessas atividades. Rotinas de interrupção devem realizar apenas o trabalho necessário e sinalizar o processamento subsequente, respeitando as restrições das APIs e das prioridades de interrupção da implementação escolhida.

A disputa por recursos compartilhados também pode retardar tarefas críticas. Mutexes do FreeRTOS incluem um mecanismo básico de herança de prioridade (FreeRTOS, s.d.[a]), mas a aplicação ainda precisa limitar as regiões protegidas e evitar esperas indefinidas. Para a plataforma proposta, recomenda-se impedir que uma tarefa de aquisição dependa de operações demoradas de gravação, interface gráfica ou transmissão bloqueante. A análise deverá incluir uso de CPU, memória, interrupções e bloqueios.

7.4 COMUNICAÇÃO E ORÇAMENTO TEMPORAL DO HIL

Em uma simulação HIL, o ambiente que executa a planta precisa manter correspondência entre o avanço do modelo e o tempo físico. A documentação de implantação em tempo real da MathWorks enfatiza a escolha do solver, a comparação com resultados de referência e a detecção de estouros de tempo de execução (MathWorks, s.d.[b]). Essa preocupação deve ser estendida às entradas, saídas e à comunicação: um modelo calculado dentro do prazo pode produzir uma resposta atrasada se a interface não a aplicar em tempo hábil.

Para a proposta deste trabalho, recomenda-se representar o caminho crítico por um orçamento de latência. Em uma sequência sem sobreposição entre etapas, pode-se escrever:

$$L_{\mathrm{total}} = L_{\mathrm{entrada}} + L_{\mathrm{aquisicao}} + L_{\mathrm{fila}} + L_{\mathrm{comunicacao}} + L_{\mathrm{modelo}} + L_{\mathrm{saida}}. \tag{11}$$

Os termos representam, respectivamente, atrasos do caminho de entrada, aquisição, espera em filas, comunicação necessária ao percurso, execução do modelo e atualização da saída. O limite aceitável D_{malha} deve ser definido para a aplicação, exigindo-se $L_{\mathrm{total,max}} \leq D_{\mathrm{malha}}$. Quando houver paralelismo ou pipeline, o orçamento deverá representar a ordem causal real, evitando somar indevidamente atividades sobrepostas. Filtros podem apresentar atraso dependente da frequência, que também precisa entrar na análise dinâmica.

Como exemplo, se o prazo de um ciclo for 1 ms, uma etapa que aguarda cerca de 10 ms para completar um pacote não atende a esse prazo, mesmo que depois transmita o bloco rapidamente. Uma solução possível é reservar uma interface ou modo de operação de baixa latência para a malha e usar blocos maiores para registro. Essa é uma alternativa de projeto a ser testada, não uma arquitetura já escolhida.

USB CDC-ACM facilita a comunicação com aplicações de computador, mas a vazão média

não estabelece um limite de atraso. Transferências USB do tipo bulk não recebem reserva garantida de banda, e a entrega à aplicação também depende do host e de seu software (Microsoft, s.d.[a]). Assim, aquisição periodicamente disparada no STM32 pode ser adequada ao registro enquanto o trajeto completo computador–DAQ ainda precisa de caracterização para uso em uma malha HIL.

O pré-projeto permite separar o computador de supervisão do executor do modelo. Se a planta for executada em um computador de uso geral, será necessário avaliar seu comportamento temporal juntamente com a interface. Se for executada em outro alvo de tempo real, a comunicação de supervisão poderá ficar fora do caminho crítico. A seleção entre essas possibilidades deverá considerar a dinâmica do modelo e os resultados de medição.

7.5 ESTADO DAS SAÍDAS E TRATAMENTO DE FALHAS

Além dos prazos em operação normal, uma interface de controle precisa definir o comportamento das saídas durante inicialização, desconexão e falha de execução. O manual dos módulos CB-7021/7022/7024 distingue valores de saída de inicialização e valores aplicados após a atuação do watchdog de comunicação (Measurement Computing Corporation, 2000). Embora seja uma referência comercial antiga, essa distinção permanece útil como princípio de projeto: o último comando recebido não deve ser mantido indefinidamente sem que isso tenha sido previsto para a aplicação.

Para o DAQ deste trabalho, propõe-se definir um timeout de comandos, indicação de falhas e um estado de saída acordado com a bancada. Esse estado não será necessariamente tensão nula: sua escolha depende do estágio de potência e do efeito físico sobre o sistema. Um watchdog do processador e a supervisão da comunicação cobrem falhas diferentes; os testes deverão incluir perda de conexão, mensagens inválidas e reinicialização, verificando a resposta da interface e sua recuperação. Trata-se de uma recomendação de projeto a validar, não de uma funcionalidade já implementada.

7.6 VERIFICAÇÃO EXPERIMENTAL

Propõe-se avaliar a plataforma em três dimensões complementares: qualidade das medidas, integridade do fluxo e comportamento temporal. A primeira compreende os ensaios estáticos e dinâmicos apresentados na Seção 5. A segunda verifica continuidade da aquisição, identificação de perdas, ocupação de buffers e recuperação após interrupções. A terceira mede os instantes de aquisição e atualização das saídas, relacionando-os aos prazos da aplicação.

Os ensaios temporais poderão utilizar temporizadores internos e observação externa por osciloscópio ou analisador lógico. Um sinal de teste associado a eventos do firmware pode auxiliar a medir a execução, desde que o efeito dessa instrumentação seja considerado. Deverão ser registradas as condições de carga, o número de canais, a taxa de aquisição, o tamanho dos blocos e a atividade de comunicação. A média deve ser acompanhada da dispersão, do máximo observado e da quantidade de violações de prazo.

O maior atraso observado em um ensaio não constitui, isoladamente, prova de um limite absoluto de pior caso. Ainda assim, medições documentadas permitem caracterizar o comportamento da configuração testada e identificar situações de sobrecarga. Quando forem necessários requisitos estritos, essa evidência deverá ser complementada por uma análise dos caminhos de execução e dos limites de bloqueio.

Por fim, a demonstração HIL deverá declarar o modelo utilizado, o hardware real, o passo de simulação, as interfaces e os critérios de aceitação. Recomenda-se comparar a resposta com uma referência de simulação e registrar atrasos, perdas e eventuais estouros de prazo. A evidência obtida será válida para essa configuração e permitirá delimitar as aplicações em que a plataforma pode ser utilizada.

Bosma et al. (2022) comparam o Mini-DAQ com um sistema NI e um osciloscópio, utilizando tensão de referência, onda quadrada, senoide e ruído limitado em banda (Bosma *et al.*, 2022). Para uma referência de 2,71828 V medida durante uma hora, relatam média de 2,7112 V e erro relativo de 0,2606% no Mini-DAQ. Esses resultados pertencem à configuração ensaiada. Para este DAQ, aproveita-se o procedimento de comparação estática e dinâmica, complementando-o com a avaliação dos atrasos da malha HIL.

REFERÊNCIAS

ANALOG DEVICES. **Understanding Integral Non-Linearity Errors**. Disponível em: https://www.analog.com/en/resources/technical-articles/understanding-integral-nonlinearity-errors.html. Acesso em: 26 set. 2026.

ANALOG DEVICES. **Understanding SAR ADCs: Their Architecture and Comparison with Other ADCs**. [*S. l.: s. n.*], 2001. Disponível em: https://www.analog.com/en/resources/technical-articles/successive-approximation-registers-sar-and-flash-adcs.html. Acesso em: 24 ago. 2026.

ARM. **Arm Cortex-M7 Processor Datasheet**. Disponível em: https://www.arm.com/-/media/Arm%20Developer%20Community/PDF/Processor%20Datasheets/Arm-Cortex-M7-Processor-Datasheet.pdf. Acesso em: 26 set. 2026.

BASSON, Jack Adriaan; BROEKMAN, André; JACOBSZ, Schalk Willem. TD-DAQ: A low-cost data acquisition system monitoring the unsaturated pore pressure regime in tailings dams. **HardwareX**, v. 10, e00221, 2021. DOI: 10.1016/j.ohx.2021.e00221.

BATISTA, Daniel Strufaldi. **Plataforma de Simulação HiL contendo uma Bobina de Helmholtz e aplicada a Sistemas Aeroespaciais**. 2016. Diss. (Mestrado) – Universidade Estadual de Londrina, Londrina.

BOSMA, Bret; COE, Ryan; BACELLI, Giorgio; BREKKEN, Ted; GUNAWAN, Budi. Mini-DAQ: A lightweight, low-cost, high resolution, data acquisition system for wave energy converter testing. **HardwareX**, v. 12, e00332, 2022. DOI: 10.1016/j.ohx.2022.e00332.

CORRIGAN, Steve. **Introduction to the Controller Area Network (CAN)**. [*S. l.*], maio 2016. Disponível em: https://www.ti.com/lit/an/sloa101b/sloa101b.pdf. Acesso em: 26 set. 2026.

FARIAS, Alceu Bernardes Castanheira de; RODRIGUES, Reurison Silva; MURILO, André; LOPES, Renato Vilela; AVILA, Suzana. Low-Cost Hardware-in-the-Loop Platform for Embedded Control Strategies Simulation. **IEEE Access**, v. 7, p. 111499–111512, 2019. DOI: 10.1109/ACCESS.2019.2934420.

FREERTOS. **FreeRTOS mutexes**. Disponível em: https://freertos.org/Real-time-embedded-RTOS-mutexes.html. Acesso em: 26 set. 2026.

FREERTOS. **FreeRTOS scheduling (single-core, AMP and SMP)**. Disponível em: https://www.freertos.org/Documentation/02-Kernel/02-Kernel-features/01-Tasks-and-co-routines/04-Task-scheduling. Acesso em: 26 set. 2026.

GOERTZEN, Luke; MEHR, Nicole; LOPEZ, Manuel; UDELL, Chet; SELKER, John S. Low-cost and precise inline pressure sensor housing and DAQ for use in laboratory experiments. **HardwareX**, v. 8, e00112, 2020. DOI: 10.1016/j.ohx.2020.e00112.

JOINT COMMITTEE FOR GUIDES IN METROLOGY. **Evaluation of measurement data: Guide to the expression of uncertainty in measurement**. [*S. l.*], 2008. Disponível em: https://www.bipm.org/documents/20126/2071204/JCGM_100_2008_E.pdf. Acesso em: 26 set. 2026.

JOINT COMMITTEE FOR GUIDES IN METROLOGY. **International vocabulary of metrology: Basic and general concepts and associated terms**. [*S. l.*], 2012. Disponível em: https://jcgm.bipm.org/vim/en/anaindex.html. Acesso em: 26 set. 2026.

KVALSUND, Anniken Semb; WINKLER, Dietmar. Development of an Arduino-based, open-control interface for hardware in the loop applications. **HardwareX**, v. 16, e00488, 2023. DOI: 10.1016/j.ohx.2023.e00488.

LEE, Edward A. **Computing Needs Time**. [*S. l.*], 2009. Disponível em: https://www2.eecs.berkeley.edu/Pubs/TechRpts/2009/EECS-2009-30.html. Acesso em: 26 set. 2026.

LOUW, Hendrik; BROEKMAN, André; KEARSLEY, Elsabé. MADV-DAQ: Multi-channel Arduino-based differential voltage data acquisition system for remote strain measurement applications. **HardwareX**, v. 12, e00360, 2022. DOI: 10.1016/j.ohx.2022.e00360.

MATHWORKS. **Hardware-in-the-Loop (HIL) Simulation**. [*S. l.*]: MathWorks. Disponível em: https://www.mathworks.com/discovery/hardware-in-the-loop-hil.html. Acesso em: 2 set. 2026.

MATHWORKS. **Real-Time Code Generation and Deployment Process**. Disponível em: https://www.mathworks.com/help/simscape/ug/hardware-in-the-loop-simulation-workflow.html. Acesso em: 26 set. 2026.

MATHWORKS. **SIL and PIL Simulations**. Disponível em: https://www.mathworks.com/help/ecoder/ug/about-sil-and-pil-simulations.html. Acesso em: 26 set. 2026.

MATSUURA, Tatsuji. Recent progress on CMOS successive approximation ADCs. **IEEJ Transactions on Electrical and Electronic Engineering**, v. 11, n. 5, p. 535–548, 2016. DOI: 10.1002/tee.22290. Disponível em: https://doi.org/10.1002/tee.22290.

MAXIM INTEGRATED. **The ABCs of ADCs: Understanding How ADC Errors Affect System Performance**. [*S. l.*], jul. 2002. Disponível em: http://www.maximintegrated.com/an748.

MEASUREMENT COMPUTING CORPORATION. **CD-7021/CB7021P & CB-7022, CB-7024 User's Manual**. [*S. l.*], set. 2000.

MICROSOFT. **USB Bandwidth Allocation**. Disponível em: https://learn.microsoft.com/en-us/windows-hardware/drivers/usbcon/usb-bandwidth-allocation. Acesso em: 26 set. 2026.

MICROSOFT. **USB Device Class Drivers Included in Windows**. Disponível em: https://learn.microsoft.com/en-us/windows-hardware/drivers/usbcon/supported-usb-classes. Acesso em: 26 set. 2026.

MIHALIČ, Franc; TRUNTIČ, Mitja; HREN, Alenka. Hardware-in-the-Loop Simulations: A Historical Overview of Engineering Challenges. **Electronics**, v. 11, n. 15, 2462, 2022. DOI: 10.3390/electronics11152462.

MORENO, Ciro; GONZÁLEZ, Alejandro; OLAZAGOITIA, José Luis; VINOLAS, Jordi. The Acquisition Rate and Soundness of a Low-Cost Data Acquisition System (LC-DAQ) for High Frequency Applications. **Sensors**, v. 20, n. 2, 524, 2020.

NATIONAL INSTRUMENTS. **Acquiring an Analog Signal: Bandwidth, Nyquist Sampling Theorem, and Aliasing**. [*S. l.: s. n.*]. National Instruments. Disponível em: https://www.ni.com/en/shop/data-acquisition/measurement-fundamentals/analog-fundamentals/acquiring-an-analog-signal--bandwidth--nyquist-sampling-theorem-.html. Acesso em: 4 ago. 2026.

NATIONAL INSTRUMENTS. **Anti-Aliasing Filters and Their Usage Explained**. [*S. l.: s. n.*], 2023. Disponível em: https://www.ni.com/en/shop/data-acquisition/measurement-fundamentals/analog-fundamentals/anti-aliasing-filters-and-their-usage-explained.html. Acesso em: 25 ago. 2026.

NATIONAL INSTRUMENTS. **Grounding Considerations for Improved Measurements**. Disponível em: https://www.ni.com/en/shop/data-acquisition/measurement-fundamentals/analog-fundamentals/grounding-considerations-for-improved-measurements.html. Acesso em: 26 set. 2026.

NATIONAL INSTRUMENTS. **How to Choose the Right DAQ Hardware for Your Measurement System**. Disponível em: https://www.ni.com/en/shop/data-acquisition/how-to-choose-the-right-daq-hardware-for-your-measurement-system.html. Acesso em: 26 set. 2026.

NATIONAL INSTRUMENTS. **NI 9205 Datasheet**. [*S. l.*], 4 jul. 2017. Disponível em: https://download.ni.com/support/manuals/374188b_02.pdf. Acesso em: 20 out. 2026.

NATIONAL INSTRUMENTS. **NI 9263 Datasheet**. [*S. l.*], mar. 2016. Disponível em: https://download.ni.com/support/manuals/373781b_02.pdf. Acesso em: 20 out. 2026.

NATIONAL INSTRUMENTS. **NI 9401 Datasheet**. [*S. l.*], dez. 2015. Disponível em: https://download.ni.com/support/manuals/374068a_02.pdf. Acesso em: 20 out. 2026.

NATIONAL INSTRUMENTS. **NI cDAQ-9171/9174/9178 User Manual**. [*S. l.*], jul. 2016. Disponível em: https://docs-be.ni.com/bundle/cdaq-9171-9174-9178-features/raw/resource/enus/372838e.pdf. Acesso em: 20 out. 2026.

NATIONAL INSTRUMENTS. **NI cDAQ-9174 Specifications**. [*S. l.*], maio 2013. Disponível em: https://download.ni.com/support/manuals/374045a.pdf. Acesso em: 20 out. 2026.

NATIONAL INSTRUMENTS. **NI Data Acquisition: The Accuracy and Performance Difference**. 30 maio 2025. Disponível em: https://www.ni.com/en/shop/data-acquisition/ni-data-acquisition--the-accuracy-and-performance-difference.html. Acesso em: 20 out. 2026.

NATIONAL INSTRUMENTS. **NI USB-6001 Specifications**. [*S. l.*], maio 2014. Disponível em: https://download.ni.com/support/manuals/374369a.pdf. Acesso em: 20 out. 2026.

NATIONAL INSTRUMENTS. **NI USB-6001/6002/6003: Low-Cost DAQ USB Device**: User Guide. [*S. l.*], maio 2014. Disponível em: https://download.ni.com/support/manuals/374259a.pdf. Acesso em: 20 out. 2026.

NETZEL, Nathan Andreani; BATISTA, Daniel Strufaldi; GRANZIERA JR., Francisco; TOSIN, Marcelo Carvalho. A versatile low-cost data acquisition system for small rocket engine test bench. **HardwareX**, v. 23, e00686, 2025. DOI: 10.1016/j.ohx.2025.e00686.

NXP SEMICONDUCTORS. **I2C-bus specification and user manual**. [*S. l.*]. Disponível em: https://community.nxp.com/pwmxy87654/attachments/pwmxy87654/nxp-designs/931/1/UM10204.pdf. Acesso em: 26 set. 2026.

OBERLOIER, Shane; WHISMAN, Nicholas G.; HAFTING, F.; PEARCE, J. Open source framework for a Broadly Expandable and Reconfigurable data acquisition and automation device (BREAD). **HardwareX**, v. 15, e00467, 2023. DOI: 10.1016/j.ohx.2023.e00467.

OPEN SOURCE HARDWARE ASSOCIATION. **Open Source Hardware Definition 1.0**. Disponível em: https://oshwa.org/definition/. Acesso em: 26 set. 2026.

PONTAROLLI, Ricardo P.; BIGHETI, Jeferson A.; DOMINGUES, Felipe O.; SÁ, Lucas B. R. de; GODOY, Eduardo P. Distributed I/O as a service: A data acquisition solution to Industry 4.0. **HardwareX**, v. 12, e00355, 2022. DOI: 10.1016/j.ohx.2022.e00355.

RAMIREZ HIDALGO, Antonio. **Conversor A/D: uma aplicação da técnica em modo-corrente**. 1995. Diss. (Mestrado) – Escola Politécnica, Universidade de São Paulo, São Paulo. DOI: 10.11606/D.3.1995.tde-14102024-105403.

STMICROELECTRONICS. **How to optimize the ADC accuracy in the STM32 MCUs**. Application note. [*S. l.*]. Disponível em: https://www.st.com/resource/en/application_note/an2834-how-to-optimize-the-adc-accuracy-in-the-stm32-mcus-stmicroelectronics.pdf. Acesso em: 26 set. 2026.

STMICROELECTRONICS. **How to use general-purpose timer peripheral on STM32 MCUs**. Application note. [*S. l.*]. Disponível em: https://www.st.com.cn/resource/en/application_note/an4776-how-to-use-generalpurpose-timer-peripheral-on-stm32-mcus-stmicroelectronics.pdf. Acesso em: 26 set. 2026.

STMICROELECTRONICS. **Level 1 cache on STM32F7 Series and STM32H7 Series**. Application note. [*S. l.*]. Disponível em: https://www.st.com/resource/en/application_note/DM00272913-.pdf. Acesso em: 26 set. 2026.

STMICROELECTRONICS. **STM32 microcontroller GPIO hardware settings and low-power consumption**. Application note. Versão 4. [*S. l.*], 2026. Disponível em: https://www.st.com/resource/en/application_note/an4899-stm32-microcontroller-gpio-hardware-settings-and-lowpower-consumption-stmicroelectronics.pdf. Acesso em: 26 set. 2026.

STMICROELECTRONICS. **STM32CubeMX code generator**. Disponível em: https://www.st.com/content/st_com/en/stm32cubemx.html. Acesso em: 26 set. 2026.

STMICROELECTRONICS. **STM32F407VE: product overview**. Disponível em: https://www.st.com/en/microcontrollers-microprocessors/stm32f407ve.html. Acesso em: 26 set. 2026.

STMICROELECTRONICS. **Using the STM32F2, STM32F4 and STM32F7 Series DMA controller**. Application note. [*S. l.*]. Disponível em: https://www.st.com/resource/en/application_note/dm00046011.pdf. Acesso em: 26 set. 2026.

STORR, Wayne. **Digital to Analogue Converter (DAC)**. [*S. l.*]: Electronics Tutorials. Disponível em: https://www.electronics-tutorials.ws/combination/digital-to-analogue-converter.html. Acesso em: 24 ago. 2026.

TEXAS INSTRUMENTS. **Hall-effect latches and switches**. Disponível em: https://www.ti.com/product-category/sensors/magnetic/hall-effect-latches-switches/overview.html. Acesso em: 26 set. 2026.

TEXAS INSTRUMENTS. **TPD4E6B06: 4-channel bidirectional low-capacitance ESD protection device**. Disponível em: https://www.ti.com/lit/ds/symlink/tpd4e6b06.pdf. Acesso em: 26 set. 2026.

TOTAL PHASE. **I2C vs SPI vs UART – Introduction and Comparison: Similarities and Differences**. [*S. l.: s. n.*], dez. 2021. Disponível em: https://www.totalphase.com/blog/2021/12/i2c-vs-spi-vs-uart-introduction-and-comparison-similarities-differences/. Acesso em: 2 set. 2026.

USB IMPLEMENTERS FORUM. **USB Type-C and USB 2.0 Type-C Cable and Connector Language and Packaging Usage Guidelines**. Disponível em: https://www.usb.org/sites/default/files/usb_type-c_language_product_and_packaging_guidelines_20230320.pdf. Acesso em: 26 set. 2026.

UTMEL ELECTRONIC. **A/D Converter: Basic Principle and Types**. [*S. l.: s. n.*]. Utmel Blog. Disponível em: https://www.utmel.com/blog/categories/integrated%20circuit/a-d-converter-basic-principle-and-types. Acesso em: 22 jul. 2026.

WENDLING, Marcelo. **Sensores**. [*S. l.*], 2010. Versão 2.0.